

1 概述

UIA4204 是一款双通道、14 位、1GSPS/820MSPS/500MSPS、pipelined 架构的模数转换器(ADC)，该产品内置片内缓冲器和采样保持电路，可编程终端阻抗差分 400 Ω 、200 Ω 、100 Ω 和 50 Ω ，具有低功耗、小封装和易使用的特点。UIA4204 在 1GSPS/820MSPS/500MSPS 等的转换速率下运行，可用于高达 2GHz 的宽带模拟信号采集，具有较宽的输入带宽、高采集速率、杰出的动态性能以及低功耗等特点。

1.1 关键特性

- 功耗：
 - ◆ 单通道 1W@1GSPS
 - ◆ 单通道 0.8W@500MSPS
- SFDR@1GSPS：
 - ◆ 89.69 dBFS (10MHz 输入)
 - ◆ 83.03 dBFS (340MHz 输入)
 - ◆ 73.4 dBFS (985MHz 输入)
- SFDR@500MSPS：
 - ◆ 83.16 dBFS (10MHz 输入)
 - ◆ 78.86 dBFS (340MHz 输入)
 - ◆ 75.49 dBFS (985MHz 输入)
- SNR@1GSPS：
 - ◆ 65.64 dBFS (10MHz 输入)
 - ◆ 64.9 dBFS (340MHz 输入)
 - ◆ 61.24 dBFS (985MHz 输入)
- SNR@500MSPS：
 - ◆ 67.29 dBFS (10MHz 输入)
 - ◆ 66.28 dBFS (340MHz 输入)
 - ◆ 62.35 dBFS (985MHz 输入)
- ENOB
 - ◆ 10.61 Bits@1GSPS (10MHz 输入)
 - ◆ 10.84 Bits@500MSPS (10MHz 输入)
- DNL: ± 0.22 LSB
- INL:
 - ◆ ± 1.12 LSB@1GSPS
 - ◆ ± 3 LSB@500MSPS
- Noise density: -154 dBFS/Hz
- 1.15 V、2.5 V 和 3.3 V 直流供电
- 内部 ADC 电压基准
- 无漏失码
- 输入电压范围: 1.46Vp-p 到 2.05Vp-p
- 可编程终端阻抗: 差分 400 Ω 、200 Ω 、100 Ω 和 50 Ω
- 2GHz 可用模拟输入全功率带宽
- 差分时钟输入
- 灵活的 JESD204B 通道配置
- 104dB 的通道隔离/串扰
- 集成 4 个 DDC，每个 DDC 集成 2 路宽带数字信号器，12bit NCO，4 个半带滤波器
- 封装采用 9 mm $\times$ 9 mm, 64-lead LFCSP
- 湿敏等级: MSL3
- 工作温度范围: -40°C~85°C (最大结温 125°C)

1.2 应用场景

UIA4204 的应用将广泛地覆盖，包括:

- 通信分集多频段、多模数字接收机
- 超宽带卫星接收机
- 雷达
- 信号情报 (SIGINT)

■ 仪器仪表

1.3 功能框图




图 1-1 UIA4204 功能框图

2 引脚配置和功能描述




图 2-1 UIA4204 引脚配置

表 2-1 引脚功能描述

引脚编号	引脚名称	引脚类型	描述
ADC 电源			
0	EPAD	Ground	裸露焊盘。封装底部的裸露焊盘为 AVDDx 提供接地参考。裸露焊盘必须接地才能正常使用。
1, 2, 47, 48, 49, 52, 55, 61, 64	AVDD1	Supply	模拟供电电源（标称值 1.15V）。
3, 8, 9, 10, 11, 39, 40, 41, 46, 50, 51, 62, 63	AVDD2	Supply	模拟供电电源（标称值 2.5V）。

引脚编号	引脚名称	引脚类型	描述
4, 7, 42, 45	AVDD3	Supply	模拟供电电源（标称值 3.3V）。
13, 38	SPIVDD	Supply	给 SPI 的数字供电电源（1.8V 到 3.3V）。
15, 34	DVDD	Supply	数字供电电源（标称值 1.15V）。
16, 33	DGND	Ground	DVDD 的参考地。
18, 31	DRGND	Ground	DRVDD 的参考地。
19, 30	DRVDD	Supply	数字驱动器供电电源（标称值 1.15V）。
56, 60	AGND	Ground	SYSREF±的参考地。
57	AVDD1_SR	Supply	SYSREF±的模拟供电电源（标称值 1.15V）。
ADC 模拟			
5, 6	VIN-A, VIN+A	Input	通道 A 差分模拟输入引脚。
12	V_1P0	Input/DNC	1.0V 参考电压输入/不连接。该引脚可通过 SPI 配置为无连接或输入。如果使用内部电压参考源，请勿连接此引脚。如果使用外部电压参考源，则需要 1.0V 参考电压输入。
44, 43	VIN-B, VIN+B	Input	通道 B 差分模拟输入引脚。
53, 54	CLK+, CLK-	Input	时钟输入引脚。
CMOS 输出			
17, 32	FD_A, FD_B	Output	通道 A 和 B 的快速检测输出引脚。
ADC 数字输入			
20, 21	SYNCINB-, SYNCINB+	Input	JESD204B LVDS 同步输入，低电平有效。
58, 59	SYSREF+, SYSREF-	Input	JESD204B LVDS 系统参考输入，高电平有效。
数据输出			
22, 23	SERDOUT0-, SERDOUT0+	Output	Lane0 数据输出。
24, 25	SERDOUT1-, SERDOUT1+	Output	Lane1 数据输出。
26, 27	SERDOUT2-, SERDOUT2+	Output	Lane2 数据输出。
28, 29	SERDOUT3-, SERDOUT3+	Output	Lane3 数据输出。
被测设备 (DUT) 控制			
14	PDWN/STBY	Input	Power-Down 输入（低电平有效）。与 SPI 模式有关，可配置为 down 或 standby，需要一个外部 10kΩ 下拉电阻。
35	SDIO	Input/Output	SPI 串行数据输入/输出。
36	SCLK	Input	SPI 串行时钟。
37	CSB	Input	SPI 片选信号（低电平有效）。

3 封装信息




图 3-1 顶视图




图 3-2 底视图




图 3-3 侧视图

表 3-1 封装尺寸

标尺	最小值	典型值	最大值	单位
A	0.70	0.75	0.80	mm
A1	--	0.02	0.05	mm
b	0.18	0.25	0.30	mm
c	0.18	0.20	0.25	mm
D	8.90	9.00	9.10	mm
D2	7.00	7.10	7.20	mm
e	0.50BSC			mm
Ne	7.50BSC			mm
Nd	7.50BSC			mm
E	8.90	9.00	9.10	mm
E2	7.00	7.10	7.20	mm
L	0.35	0.40	0.45	mm
h	0.30	0.35	0.40	mm
载体尺寸	289*289			mil